有制造就对应着拆解，这是刻苦好学的人们为了获取知识所进行的最暴力也是最直接的方法。

      在中国，像国防科大就是玩这个的行家里手，还有5X所、7xx所、国x等等企业，成果就是各种“自主知识产权” “替代进口” “国产”芯片“中国芯”。那么，这些微型芯片的逆向工程（reverse engineering）是怎么操作和实现的？

      现在，我就来为大家讲解，今天先跟大家讲个大概，接着我们会连续就这个芯片的反向技术分篇细说，欢迎关注我们研究室头条号，谢谢！

      好，废话少说，直接来干货！

拆解

      首先把要拆解的芯片放置在装了浓硫酸的容器里，容器需要盖住，但不能严实，这样里面的气体才能漫溢出来。把容器里的浓硫酸加热到沸腾（大约 300 摄氏度），在瓶底的周围铺上苏打粉——用来预防意外飞溅出来的硫酸液和冒出来的硫酸气体：

      大约 30 到 40 分钟以后，芯片外层的保护胶塑料层就会「碳化」：

      待酸液冷却以后，可以把里面哪些已经足够「碳化」的部分挑出来，其它继续进行硫酸浴，外层较厚的芯片可能需要两到三轮硫酸浴：

      如果芯片外层那些焦炭不能机械地去除，那么就把它们投进浓硝酸液里面加热到沸腾（温度大约是 110 到 120 度）：

      这就是最后的样子：

照相

      在显微图像自动采集平台上逐层对芯片样品进行显微图像采集。与测量三维实体或曲面的逆向设计不同，测量集成电路芯片纯属表面文章：放好芯片位置、对对焦、选好放大倍数，使芯片表面在镜头中和显示器上清晰可见后，按下拍照按钮便可完成一幅显微图像的采集。取决于电路的规模和放大倍数，一层电路可能需要在拍摄多幅图像后进行拼凑，多层电路需要在拼凑后对准，有显微图像自动拼凑软件用于进行拼凑和对准操作。

      随便估算一下：该显微图像自动采集平台的放大倍数为1000倍，可将0.1um线条的放大至0.1mm的宽度。这意味着它已足以对付目前采用最先进工艺制作的0.09um集成电路芯片。

提图

      集成电路由多层组成,每层用光刻工艺由光掩膜加以确定。制造集成电路时用的掩膜上的几何图形就是版图，版图是集成电路对应的物理层。

      现在提图工作已经可以由电脑全部完成了。主流的电路原理图分析系统已经具有多层显微图像浏览、电路单元符号设计、电路原理图自动和交互式分析提取以及电路原理图编辑等强大功能，版图分析系统则可完成多层版图轮廓自动提取、全功能版图编辑、嵌入软件代码自动识别、提取、校验以及设计规则的统计和提取。

提取、整理电路

      数字电路需要归并同类图形，例如与非门、或非门、触发器等，同样的图形不要分析多次。提出的电路用电路绘制软件绘出（ViewWork、Laker、Cadence等），按照易于理解的电路布置，使其他人员也能看出你提取电路的功能，提取电路的速度完全由提图人员经验水平确定。注意，软件是按照版图的位置把各组件连接起来，如果不整理电路是看不出各模块的连接及功能的，所以完全靠软件是不能完成电路功能块划分和分析。

分析电路

      提取出的电路整理成电路图，并输入几何参数（MOS为宽长比）。通过你的分析，电路功能明确，电路连接无误。

仿真验证，电路调整

      对电路进行功能仿真验证。模拟电路一般采用Hspice、Cadence等工具，小规模数字电路采用Cadence,Hsim等工具。根据新的工艺调整电路，－调整后进行验证。

版图绘制验证及后仿真

      对输入的电路原理图进行浏览、查询、编辑、调试与仿真。分析电路原理，调节电路参数，并在一定的激励输入下观测输出波形，以验证设计的逻辑正确性。要对提取的网表作仿真验证，并与前仿结果对比，－版图导出GDS文件，Tape out（将设计数据转交给制造方）。